Monografie
Iterative solution of linear systems with improved arithmetic and result verification
- Sprache
-
Englisch
- Anmerkungen
-
Karlsruhe, Univ., Diss., 2000
- Identifier
-
1013896831
- Thema
-
Iteration ; Gleitkommarechnung ; Fehlerschranke ; Lineares Gleichungssystem ; Schwach besetzte Matrix ; Krylov-Verfahren ; Präkonditionierung ; Objektorientierte Programmierung ; Richtigkeit von Ergebnissen ; Hochschulschrift
- Beteiligte Personen und Organisationen
- URN
- Rechteinformation
-
Der Zugriff auf das Objekt ist unbeschränkt möglich.
- Letzte Aktualisierung
-
26.01.2023, 13:53 MEZ
Datenpartner
Dieses Objekt wird bereitgestellt von:
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Deutsche Nationalbibliothek. Bei Fragen zum Objekt wenden Sie sich bitte an den Datenpartner.
Objekttyp
- Monografie
Beteiligte
Ähnliche Objekte (12)
Interval Analysis and Automatic Result Verification
Highly Automated Formal Verification of Arithmetic Circuits
iNALU: Improved Neural Arithmetic Logic Unit
Verification of integer multipliers on the arithmetic bit level
Incremental column-wise verification of arithmetic circuits using computer algebra
An improved iterative real-time optimization scheme for slow processes
Uses of Methods with Result Verification in the Context of MIMO Systems
Design and experimental verification of an improved magnetostrictive energy harvester
Arithmetic.
Arithmetic
Arithmetic
Arithmetic
Interval Analysis and Automatic Result Verification
Highly Automated Formal Verification of Arithmetic Circuits
iNALU: Improved Neural Arithmetic Logic Unit
Verification of integer multipliers on the arithmetic bit level
Incremental column-wise verification of arithmetic circuits using computer algebra
An improved iterative real-time optimization scheme for slow processes
Uses of Methods with Result Verification in the Context of MIMO Systems
Design and experimental verification of an improved magnetostrictive energy harvester
Arithmetic.
Arithmetic
Arithmetic
Arithmetic
Interval Analysis and Automatic Result Verification
Highly Automated Formal Verification of Arithmetic Circuits
iNALU: Improved Neural Arithmetic Logic Unit
Verification of integer multipliers on the arithmetic bit level
Incremental column-wise verification of arithmetic circuits using computer algebra
An improved iterative real-time optimization scheme for slow processes
Uses of Methods with Result Verification in the Context of MIMO Systems
Design and experimental verification of an improved magnetostrictive energy harvester
Arithmetic.
Arithmetic
Arithmetic